구분메모리 벽(Memory Wall)성능 벽(Performance Wall)구리 벽(Copper Wall)
병목 원인로직 다이(logic die)가 아니라 메모리 서브시스템(와트당 대역폭, 용량)이 가속기 성능을 제한레티클(reticle) 한계, 2D 플로어플랜(floorplan)으로 다이를 키워 컴퓨팅을 늘릴 수 없음데이터 전송률이 오를수록 구리 배선의 전력, 거리 한계 봉착
패키징 해법HBM 하이브리드 본딩(hybrid bonding), ZAM, XBM 등 post-HBM 인터페이스3.5D 스태킹(stacking), 칩렛(chiplet), EMIB, 풀레티클 인터포저(full-reticle interposer)공동 패키지 광학(CPO), 유리 기판, 패널 레벨 기판(panel-level substrate)
돌파 조건메모리가 컴퓨팅과 더 가까이 있어야 함컴퓨팅을 분리했다가 다시 결합해야 함연결부에서 구리를 걷어내야 함

출처: 카운터포인트리서치

메모리 벽 공략에 나선 인텔

한국 메모리 시장에 미치는 의미

AI 패키징 경쟁에 대한 보다 자세한 분석은 리포트 ’The $Trillion Bottleneck: Intel Bets EMIB, ZAM and XBM Against TSMC’s CoWoS’에서 확인할 수 있다.